北京
IBM 最新的 0.7 納米芯片采用 3D 納米堆疊設(shè)計，有望實現(xiàn)更高性能與更高能效。
IBM 發(fā)布了其宣稱的全球首個亞 1 納米半導(dǎo)體技術(shù)，推出一款 0.7 納米芯片。該芯片基于一種全新的三維晶體管架構(gòu)，旨在突破當(dāng)前芯片微縮的極限。
該公司表示，這款芯片在約指甲蓋大小的器件上集成了近 1000 億個晶體管，晶體管密度幾乎是 IBM 在 2021 年公布的 2 納米芯片的兩倍。
IBM 稱，與 2 納米節(jié)點芯片相比，這項新技術(shù)可帶來最高 50% 的性能提升，或 70% 的能效改進，有望惠及人工智能系統(tǒng)、云基礎(chǔ)設(shè)施及未來的消費電子產(chǎn)品。
這一突破正值半導(dǎo)體行業(yè)在利用傳統(tǒng)設(shè)計縮小晶體管尺寸方面面臨越來越大挑戰(zhàn)之際。IBM 表示，新架構(gòu)為在芯片特征尺寸逼近原子尺度時仍能繼續(xù)微縮提供了一條路徑。
超越傳統(tǒng)微縮
此次進展的核心是一種名為“納米堆疊”（nanostack）的新型晶體管設(shè)計，IBM 稱其為業(yè)界已知的首個三維納米片架構(gòu)。
與傳統(tǒng)晶體管布局不同，納米堆疊將晶體管垂直堆疊并錯落排列，從而能在相同面積內(nèi)集成更多組件。該設(shè)計還允許在不同層中使用不同材料，幫助工程師獨立優(yōu)化性能和功耗。
“IBM 最新的芯片突破標志著計算領(lǐng)域的一個里程碑，將技術(shù)從納米時代推向原子尺度。憑借新的納米堆疊架構(gòu)，我們不僅是在制造更小的晶體管，更是在重新發(fā)明芯片的構(gòu)建方式，以帶來大幅提升的性能與能效，”IBM 研究院院長、IBM 院士 Jay Gambetta 表示。
IBM 表示，研究人員通過 CMOS 集成中的超薄介電鍵合、雙溝道工程演示以及功能正常的 CMOS 反相器操作，對這一架構(gòu)進行了實驗驗證。這些測試證實，該結(jié)構(gòu)可以實際制造并執(zhí)行計算功能。
該技術(shù)在內(nèi)存縮放方面也展現(xiàn)出改進。IBM 研究人員報告稱，SRAM 單元尺寸縮小了 40%，這有助于芯片制造商構(gòu)建更密集、更高效的處理器，同時滿足 AI 工作負載日益增長的內(nèi)存需求。
路線圖延伸十年
IBM 認為，納米堆疊設(shè)計至少可在未來十年內(nèi)支撐半導(dǎo)體微縮。
該公司指出，晶體管節(jié)點名稱如今已不再代表確切的物理尺寸，而是代際制造的標識。盡管如此，IBM 的 0.7 納米（即 7 埃）技術(shù)表明，在 1 納米閾值以下進一步實現(xiàn)小型化仍然可能。
這項研究在 IBM 位于紐約州奧爾巴尼的半導(dǎo)體研究機構(gòu)內(nèi)進行。該機構(gòu)預(yù)計將安裝一套來自 ASML 的高數(shù)值孔徑極紫外（High NA EUV）光刻系統(tǒng)，該工具被視為未來芯片制造的關(guān)鍵設(shè)備。
IBM 表示，一直在與泛林半導(dǎo)體（Lam Research）、東京電子（Tokyo Electron）及 SCREEN 半導(dǎo)體解決方案公司合作開發(fā)高數(shù)值孔徑 EUV 工藝，并已利用該技術(shù)制造出可正常工作的器件。
公司預(yù)計，基于納米堆疊的芯片最早可能在未來五年內(nèi)投入商用。
最新成果已在 2026 年 VLSI 研討會上公布。
如果朋友們喜歡，敬請關(guān)注“知新了了”！
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
