主角： “韜（τ）定律”的爭議與確定性

最近在追《主角》，里面有這樣一段劇情，易青娥在機緣巧合之下，跟幾位老藝人學習老戲。雖然要面對諸多流言蜚語與外界爭議，但在秦腔老戲突然可以上演時，她成了唯一能將傳統藝術繼承下來的那個人。

想要打破常規做成一件事，需要漫長的準備，歷史的機緣，并且要克服注定會產生的海量爭議。《主角》的故事，讓我想到了這段時間持續引發輿論熱議的“韜（τ）定律”。

5 月 25 日，華為發布了用“時間縮微”替代傳統“幾何縮微”的半導體新定律。這應該是中國首次在全球半導體領域提出指導產業發展的新原則，也是華為面向芯片封鎖與摩爾定律接近極限這兩個巨大難題的新答案。

但就像所有大幅度創新一樣，“韜（τ）定律”誕生之刻起就伴隨著巨大的爭議。有人在片刻間將其封神，有人把它貶損到一文不值。

我們到底應該如何看待“韜（τ）定律”這個新生事物？在層出不窮的爭議撕扯中，能找到哪些確定性的信息錨點？

讓我們試著關掉所有聚光燈，聽聽半導體舞臺上的新主角在說些什么。

“吞了流言，才算紅了一遍。”

多年以來，我們已經習慣了當華為拿出打破常規的技術創新，就注定會一石激起千層浪。“韜（τ）定律”的提出也無法逃離這個“游戲規則”。

圍繞這個話題，爭議大致分成兩種。一種是明確的造神一族，他們將“韜（τ）定律”視為對摩爾定律的徹底擊碎與超越，認為就此中國企業將掀翻半導體的桌子，所有芯片相關的問題都能馬上得到解決。

另一種爭議，則是對“韜（τ）定律”的極度貶低。有人認為這不過是PPT造芯。他們覺得如果真有用為什么不直接拿出芯片，而是要講什么定律？也有人認為“韜（τ）定律”不過是換湯不換藥，并沒有多先進。比如它與臺積電等半導體制造商探索多年的3D堆疊沒有本質不同，不過是換個名字想引人注目。還有一種觀點認為，摩爾定律支配半導體行業六十年，怎么可能輕輕松松被一家中國公司給突破或改寫？華為的想法不過是空中樓閣，蓋不出真正的房子。

更夸張的是，還有人把“韜（τ）定律”的發布與最近半導體行業的股價波動與企業減持進行聯系。認為一切都不過是陰謀論的一部分。

在這個輿論旋渦里，似乎只有認為“韜（τ）定律”特別好或者特別不好的兩種聲音。說你好的，希望你一秒成神。說你不好的，一定要把你定義為一無是處。非此即彼，水火難容。

想要了解真實的“韜（τ）定律”，我們首先需要冷靜下來。穿越爭議風暴，排除主觀判斷與極端化臆想。這時再來看看，目前有哪些信息是足夠具有確定性的？

“影子無冠也無裳。”

首先我們需要冷靜審視的，是“韜（τ）定律”與摩爾定律兩種半導體升級思路間的關系。當一個新興產業思路出現時，我們很容易優先認為它是對舊有法則的完全顛覆，但在科技發展的現實中，多種思路共存、交織，甚至彼此促進的情況并不少見。

“韜（τ）定律”與摩爾定律之間的關系就是這樣。它們并不沖突，可以共存，并且將注定長時間共存。

半導體產業發展到今天，核心問題在于摩爾定律危機浮現了出來。通過工藝制程升級，將半導體元器件進行幾何微縮從而達成計算性能進步，這條升級之路帶來的回報已經非常有限。因為工藝升級畢竟是有物理極限的，不可能永久持續。這種危機帶來的顯性挑戰是高端芯片的設計與生產成本異常高昂，企業和消費者都難以承受。同時半導體工藝升級的效率在不斷放緩，產業進展愈發有限。

需要注意的是，摩爾定律危機是一種前瞻性情況，并不是馬上就將進入死胡同。華為遭遇的特殊情況在于，外界制裁導致其不能獲得先進的芯片代工制造能力，等于傳統意義上的摩爾定律升級之路被提前堵死，所以才要尋找從半導體設計維度打開一條新路的可能性。

這種創新是逼不得已的，其本身并不能證明摩爾定律已經完全失效，或者用新定律的發現可以完全否定傳統方案。“韜（τ）定律”更加注重設計思路的重構，摩爾定律追求制造工藝的升級。二者本身也不處在同一個產業環節中。

更加現實的情況是，“韜（τ）定律”需要時間去成長和成熟，而摩爾定律也將持續進步，不斷榨取半導體工藝的極限。中國大陸的半導體制造能力本身就在不斷成熟，工藝制程在愈發先進，將在摩爾定律升級的方向上越走越遠。在這個過程中，華為將和業界其他企業一樣，將從兩條定律的共存中獲益。

與摩爾定律不沖突，且必將長期共存，這可能是“韜（τ）定律”的第一條確定性信息。

“寄言燕雀莫相啅。”

如果說，認為“韜（τ）定律”能夠掀翻摩爾定律是一種過分夸張的幻想。那么，認為它不過是3D堆疊換個名字，就是一種拋棄了常識的貶低。

這條爭議的最關鍵支撐，是黃仁勛提出基于“韜（τ）定律”的邏輯折疊對華為是個突破，但臺積電已經探索了十年。這里提到臺積電的探索，就是指芯片的2.5D/3D封裝。

這個廣為流傳的爭議，最大問題在于將半導體的不同產業環節進行了混淆。芯片堆疊發生于封裝環節，是半導體設計－加工流程中非常靠后的部分。所謂堆疊，是將多個芯片模塊縱向封裝在一起，從而壓縮芯片面積，提高芯片性能并降低功耗。

但這些被堆疊的芯片，它們本身是分開設計與制造，最終被堆疊到一起的。基于“韜（τ）定律”實現的邏輯折疊，則是在芯片設計層面就將芯片構想成三維空間來進行設計。由此一來能解決諸多問題。比如在傳統的平面芯片中，有大量空間要為導線進行預留，并且芯片不同單元之間的聯接效率將極大影響計算性能。邏輯折疊技術通過三維空間的布局，可以突破導線預留的瓶頸。在邏輯折疊狀態下，電路不是平鋪在一個平面上，而是一個立體結構。這樣一來導線的位置、長度等聯接方案都可以重新設計，轉而走向上下層之間高密度的垂直互聯，從而把那些消失在聯接環節的算力重新爭取了回來。這就是以時間常數τ為錨點，在整體系統中謀求性能。

《生活大爆炸》里，謝爾頓喜歡玩一種三維國際象棋。在3D空間里，國際象棋的規則被完全重構，對棋手的要求也截然不同。

改變規則，就是“韜（τ）定律”希望達成的變化。

“誰讓你當群山的冠冕”

再下一個問題是，“韜（τ）定律”會不會只存在理論上的可能？根本就是一座空中樓閣。

有趣的是，與這個爭議相對應，半導體產業有個說法是“這個行業從來沒有空中樓閣”。從過往實證來看，“韜（τ）定律”已經在芯片的設計到量產環節獲得了大量印證。過往幾年中，外界一直有個核心疑問：為什么被切斷先進半導體供應鏈的華為，并沒有發生嚴重的業務中斷？華為的芯片究竟從何而來？

其中當然有中國大陸半導體制造能力與供應鏈加速成熟的功勞。但另一個身居幕后的功臣，就是剛剛才能走上臺前的“韜（τ）定律”。有信息顯示，華為在過去6年中已經設計并量產了381款芯片來驗證“韜（τ）定律”。這些芯片或許并不能完整體現“韜（τ）定律”的突破性。但也堅實驗證了華為在芯片設計層面完成突破的可行性。

“韜（τ）定律”的落地，需要面對一系列技術挑戰。在這段時間里，華為已經在各個環節探索出了實踐“韜（τ）定律”的方案。比如在散熱方面，華為優化了半導體的功耗與工作電壓，同時從水平與垂直維度全面升級了熱管理能力，讓邏輯折疊可以滿足移動SoC嚴苛的功耗與散熱環境下成立。

看向未來，將在秋天面世的“麒麟2026”，將可能通過邏輯折疊達成性能躍升。最終華為希望基于“韜（τ）定律”在2031年實現高端芯片晶體管密度達到等效1.4納米制程水平。

無論是從過往實證、技術解決方案，以及未來規劃上看，“韜（τ）定律”都有堅實的產業行動作為背書。

它絕不是一座空中樓閣。

“天暗了月亮才會亮”

再進一步的爭論是，摩爾定律已經支配半導體產業數十年，物理極限的危機也喊了不知多久，憑什么是華為找到突破方向？

當然，我們都知道“韜（τ）定律”是一條被逼出來的路。華為遭遇了史無前例的芯片封鎖。各界一度認為海思必定會倒閉，華為會放棄芯片相關業務，向云計算、軟件、終端等更北向業務遷移。在這種極限環境下，“韜（τ）定律”是一條見了南墻也不能回頭的路。墻在那里，就要把墻砸開。但問題是，華為憑什么能真正砸開這堵墻？

一個很重要的原因在于，在芯片封鎖的鐵幕面前，華為手中還有幾張牌。雖然不多，但都很有效。

比如說，在被制裁前，海思就是亞洲排名第一的半導體公司，擁有強大的芯片設計能力以及豐富的創新經驗。第一枚AI移動芯片、第一枚5G SoC都是出自海思之手。客觀上看，海思與高通、蘋果并列，是唯三擁有高端移動芯片全面設計技術與持續發展經驗的公司。

強大的芯片設計底座，成為海思絕地翻盤的底牌，也構成了華為在芯片設計端尋找全新可能性的基礎。

另一方面，我們會發現華為在芯片、AI、操作系統等核心技術中完成的創新，都離不開一個關鍵底色，那就是“聯接”。作為一家通信技術起家的公司，聯接是華為的底色，也是華為最為重倉的技術部類。將通信能力源源不斷釋放到其他領域，是華為這些年中突破技術封鎖的最關鍵方案。

在鴻蒙中加入短距通信能力，利用聯接能力將AI計算集群構筑成超節點，這些突破都是例證。而在“韜（τ）定律”與邏輯折疊中，在芯片設計端口重新審視聯接環節的存在與技術突破可能性，又成了華為的破局點。

另外一點，華為的獨特優勢在于它是科技領域近乎唯一的一家全產業鏈公司，它可以調集存、算、網、AI、基礎軟件等各個領域的技術進行綜合突破。在發現和驗證“韜（τ）定律”時，華為也重度使用了這種全產業鏈思維。

“韜（τ）定律”的核心，在于其構建出了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。以系統化的性能、能效、晶體密度提升，來降低時間常數τ。這種系統化整合的思路，不僅能作用于芯片，還能夠拓展到更多領域。以技術的全面性來實現單點突破，再用單點突破反哺技術的全面性。這是華為能提出“韜（τ）定律”的底色與底氣。

做厚半導體產業積累，發揮通信優勢，系統化調集全產業鏈底座。這是華為的革新路徑，也是中國科技最具可行性的自立自強之路。

“青山見我應如常。”

不只是“韜（τ）定律”，也不只是華為，我們在面對一個個由中國科技提出的突破式創新時，經常短時間內陷入一種高頻爭議。

一些聲音會神化這些創新，另一些聲音則徹底否定。最終在爭吵中變成了兩種持論者之間的沖突與厭惡，反而把技術突破本身束之高閣。

或許，我們不必過快地去證明“韜（τ）定律”究竟能改變什么。要知道摩爾定律在1965年就已經提出，但到十年后IEEE 國際電子器件大會才被行業廣泛接受。等到大眾感知和認可摩爾定律，更是要等到20世紀90年代互聯網與家用計算機的普及。

新產業定律的成熟，原本就是要在不斷的驗證、修訂、商業價值創造中得到穩固，并最終形成共識。這是一件不用急，也急不得的事。

換一個角度想想，鴻蒙能不能成功，昇騰能不能在國內替代英偉達，這些話題都有過巨大的爭議，后來這些爭議都不復存在了。最終被證明可以的時候，也不會有人出來澄清或者反省什么。只是大家都知道了，這條路是走得通的。

“韜（τ）定律”發布之后，至少有三方面的影響是確定的。

首先，華為在移動SoC上的優勢將是可持續的。

基于“韜（τ）定律”，麒麟芯片將獲得明確的升級路線：2027年邁向3.39GHz，2028年實現3.71GHz，2029年突破4GHz。盡管與國際主流移動SoC依舊有差距，但至少確定了麒麟的演進路徑。其他的事情，可以交給終端軟硬件的綜合創新，交給中國半導體產業的持續突圍。

其次，昇騰的競爭力將得到強化。

華為預計在2030年前后將邏輯折疊技術引入AI加速器領域。這將為AI芯片的自主化程度持續加強，以及中國AI算力的全球化競爭引入積極變量。搭配靈渠總線、光互連引擎等技術，華為正在系統化地面向AI算力引入自身的通信能力優勢，直指重構AI算力核心邏輯的戰略賽點。

更長遠的確定性在于，半導體行業將開始思考未來。

在摩爾定律尾聲，半導體產業的主流依舊沉浸在工藝提升的過往賽道中。雖然知道極限將至，但卻缺乏發起改變的那聲號角。“韜（τ）定律”展現了新的可能，一種不必只看晶體管是否縮小，而是要思考如何壓縮信號傳輸時間的可能。那么，還會不會有別的可能？三維空間中設計芯片的上限在哪里？跳出傳統規則，是死路一條還是新故事的開始？“韜（τ）定律”就像一條鲇魚，倒逼業界開始思考和行動。

想當主角，是沒有捷徑可走、沒有奇跡可憑的。“韜（τ）定律”以及這些年我們見證過的各種技術突破，有的都只是調用自身的一切優勢，制造出人無我有的一兩個點。然后不斷擴大這個點，最終改寫戰局。

今天的一切，都是過去的果。而今天的行動，也會是未來的因。

今天看到的所有極端言論，如果你不是關聯非常緊密的從業者，都可以不去理會。“韜（τ）定律”和眾多關于科技自立自強的創新，如果真有意義，一定會有一天展現在你面前。那是自然而然，且充滿確定性的。

不著急。就讓它在歷史寒江中流淌，所有問題最終都會得到解答。