華為提出韜定律：芯片競爭，不再只看幾納米了

中國芯片被“幾納米”這把尺子量了太久。

7納米、5納米、3納米、2納米。數字越小，焦慮越大。

在這把尺子下面，先進光刻機決定想象力，制造節點決定話語權。后來者永遠被追問：你追到哪一步了？

沒有先進制程，就沒有頂級芯片制造能力。沒有設備、材料、工藝、良率的持續突破，中國半導體很難站上全球產業高位。

但當“幾納米”幾乎成為唯一尺度，芯片競爭也被壓回了一條過于狹窄的賽道。

誰擁有最先進的制造工具，誰就擁有產業解釋權。誰被擋在關鍵設備之外，誰就只能在同一把尺子下，不斷證明自己還差多少。

這一次，華為遞出了一把新尺

這把尺，不只量空間，也量時間。

過去，芯片競爭主要追問：還能不能做得更小？

現在，華為把另一個問題推到臺前：一次計算的等待時間，能不能進一步壓縮？

2026年5月25日，在上海舉行的IEEE ISCAS 2026國際電路與系統研討會上，華為董事、半導體業務部總裁何庭波發表《半導體新路徑探索與實踐》主旨演講，正式提出“韜（τ）定律”。

韜定律以“時間縮微”替代“幾何縮微”，通過邏輯折疊持續壓縮信號傳播時延，推動晶體管密度與系統性能提升。

提出韜定律的人，是何庭波。過去二十多年，她幾乎站在華為芯片體系最深處。2019年之后，華為在極限壓力下重構供應鏈和技術路線。韜定律并非憑空出現的理論口號，更像是多年工程實踐被提煉成的一套新語言。

華為給出的答案，是從空間轉向時間。

摩爾定律的紅利，正在逼近臨界點

摩爾定律曾為半導體產業建立了一套清晰的進步秩序。每隔一段周期，晶體管更密，芯片更強，單位成本繼續攤薄。

這不僅是一條技術規律，也是一套產業組織方式。芯片企業圍繞它安排研發節奏，設備企業圍繞它突破工藝能力，終端企業圍繞它規劃產品升級，資本市場圍繞它理解科技公司的成長性。

更小，更快，更便宜。

這曾是全球半導體產業最強大的底層敘事。

到今天，這套秩序也開始逼近邊界。

先進制程仍是全球最高制造能力。臺積電、三星、英特爾圍繞2納米、1.4納米的競爭不會停止。EUV、High-NA EUV、先進封裝、材料體系、良率工程，仍是全球最硬的戰場。

只是越往前，物理極限、工程復雜度、經濟成本同時抬高。晶體管尺寸接近原子尺度，光刻、材料、互連、功耗、散熱、良率，每一項都是巨大挑戰。

華為對韜定律的解釋，也落在這個大背景下。摩爾定律的物理邊界越來越近，經濟成本越來越高，行業需要尋找新的可持續路徑。

這也是全球半導體產業共同面對的命題。先進封裝、Chiplet、異構計算、存算一體、光互聯、軟硬協同，都在回答同一個問題：當單純縮小晶體管越來越難，性能增長還能從哪里來？

過去半個多世紀，空間縮微是主航道。未來它仍重要，但已很難獨自承擔全部增長。

對后來者來說，這個變化尤為關鍵。如果芯片競爭只剩“幾納米”這一條線，后來者的戰略空間會越來越窄，投入成本越來越高，產業判斷越來越單一。

從空間縮微，到時間縮微

韜定律的核心，可以概括為一句話：摩爾定律追求空間縮微，韜定律轉向時間縮微。

幾何縮微，是在空間里做文章，把晶體管做小，線寬做窄，單位面積密度做高。

時間縮微，則是在時間里找效率。它關注信號傳播時延，關注數據流動路徑，也關注一次計算從開始到完成的端到端時間。

芯片不只有晶體管。一顆芯片工作起來，會涉及大量信號傳輸、邏輯判斷、數據搬運、緩存訪問和任務調度。很多時候，瓶頸不只在“晶體管不夠小”，也在“數據走不快”“路徑繞太遠”“系統等太久”。

這像一座城市。交通效率不只取決于道路寬度，也取決于紅綠燈調度、車輛分流、樞紐設計和擁堵消除的效果。路再寬，如果調度失效，城市一樣跑不起來。

芯片也是如此。當繼續把“路”修窄、修密越來越難，重新設計信號、數據和計算單元之間的路徑，就成了另一種增長方式。

邏輯折疊可以理解為對關鍵路徑的重新組織。過去，信號更像是在平面地圖上繞路奔跑；結構折疊要做的，是讓關鍵路徑更短、等待更少。

邏輯折疊要突破平面布局的物理邊界，縮短關鍵路徑走線長度，降低電阻和電容負載。再往上，華為把韜定律延伸到芯片層和系統層：通過“軟件、架構、芯片”全棧協同設計，提高并行度和效率；通過靈衢總線重構互聯協議，降低通信時延。

韜定律不是一個孤立工藝概念。它把器件、電路、芯片、軟件、系統放進同一套效率框架重新組織。

過去，產業討論往往盯著一顆芯片、一個制程、一個節點。韜定律則把性能來源擴展到架構、互聯、軟硬協同、任務調度和工程組織。

這意味著評價體系正在遷移。從單點制程到端到端效率，從晶體管尺寸到時間成本，從一顆芯片到一個系統。

韜定律不是繞開光刻機

圍繞韜定律，最容易出現的誤讀是：時間縮微意味著先進制程不重要了？中國芯片可以繞開光刻機？邏輯折疊能直接改寫全球格局？

這種理解看似振奮，實則會傷害判斷。

先進制程仍然重要。全球頂級公司圍繞2納米、1.4納米繼續推進，背后是制造、設備、材料、EDA、生態的綜合實力。中國半導體在先進制造上仍有差距，這個現實不能被口號遮蔽。

韜定律推到臺前的，不是對先進制程的替代，而是先進制程之外的工程縱深。

路透社報道，華為的目標是到2031年實現高端芯片晶體管密度達到1.4納米制程同等水平。路透社同時指出，中國在最先進制造能力上仍面臨差距，相關路徑還需工程和市場檢驗。

“同等水平”，不是“已擁有真實1.4納米制程”。“系統效率提升”，也不等于“先進制造約束自動消失”。

華為試圖打開的，是更寬的工程空間：邏輯結構、數據路徑、封裝互聯、軟件協同、AI集群、系統總線、整機性能釋放，都在其中。

過去，產業競爭主軸高度集中在制造節點。未來，制造節點仍是主軸之一，但不是唯一。

尤其在AI計算時代，數據搬運、內存訪問、芯片互聯、集群調度、能耗控制，都可能成為性能瓶頸。

英偉達的強大，也不只來自GPU芯片本身。CUDA生態、高速互聯、整機系統、數據中心方案和軟硬件協同，共同構成了它的算力護城河。AI算力競爭早已不是單顆芯片的競爭，而是從芯片到服務器、從服務器到集群、從集群到生態的系統競爭。

華為也在沿著這個方向組織答案。從手機芯片到昇騰AI芯片，從邏輯折疊到靈衢總線，從器件到系統，韜定律背后是一套系統工程語言。

關鍵不在單點概念，而在系統工程能力。

| 昇騰芯片

381款芯片背后的工程痕跡

技術概念能否成立，最終要看工程痕跡。

華為官方披露，過去六年，基于韜定律，已成功設計并量產381款芯片。2026年秋季面世的麒麟芯片，率先采用邏輯折疊技術。預計到2031年，高端芯片晶體管密度將達到1.4納米制程同等水平。

這幾組信息放在一起，說明韜定律并不只是一個發布會概念。

381款芯片，說明韜定律背后已有工程積累；2026年秋季麒麟芯片，意味著邏輯折疊將進入終端驗證；2031年等效1.4納米，則是一條中長期技術路線。

對華為來說，韜定律既是技術原則，也是組織經驗的表達。

過去幾年，華為半導體業務并不是在常規環境里推進。供應鏈受限，先進設備受限，外部生態受限，終端承壓，AI算力需求驟增，幾乎每一項都在倒逼企業重新拆解問題。

哪些地方必須補？哪些地方可以替代？哪些地方能靠結構重構提高效率？哪些地方能靠軟硬協同減少等待？哪些地方能用工程組織能力抵消單點短板？

韜定律把這些工程取舍，匯成了一套可討論、可組織、可遷移的技術語言。它是華為在極限約束下形成的方法論外溢。

中國科技企業長期強于工程實現，但在把工程經驗抽象成全球行業可討論的概念上，仍顯不足。韜定律的價值正在這里：它試圖把“我怎么做”，提升為“這個行業還能怎么走”。

中國半導體需要更多變量

中國半導體最怕的，不只是差距本身，而是被單一變量鎖死。

一種敘事過度悲觀：先進制程受限，就認為中國芯片沒有機會；光刻機被卡，就認為所有努力都是低水平重復。這種看法把競爭看窄了。

另一種敘事過度興奮：新概念一出，就宣布“彎道超車”；等效1.4納米，就寫成“突破1.4納米”。這種寫法同樣消耗判斷力。

中國半導體真正需要的，是在冷靜承認差距之后，把變量重新做多。

要追先進制程，也要發展成熟制程。要補設備、材料、EDA、工藝，也要在架構、封裝、軟件、應用場景中尋找新優勢。

韜定律把一個關鍵問題擺上臺前：

當單點制造能力受限，能不能通過工程縱深打開新空間？

當幾何縮微越來越難，能不能通過時間縮微繼續提升性能？

當核心工具被別人掌握，能不能通過重新組織計算路徑、通信路徑、任務路徑，減少被單一變量卡死的程度？

這不是更輕松的路，甚至更難。因為它考驗的不是單點突破，而是一個企業、一個產業在多重約束下重新組織資源的能力。

華為值得討論，正是因為它具備這種縱深。它有終端、通信、云、AI芯片、操作系統、開發生態、龐大的工程隊伍，也有在長期約束中形成的極限求生經驗。

這也是中國半導體需要補上的核心能力：在承認差距的前提下，把可調動的變量做多，而不是把希望押在單點勝利上。

從被衡量，到提出新尺度

大公司走到深處，都會面對一個問題：只能按別人的規則追趕，還是有能力提出自己的問題？

追趕當然重要。沒有追趕，就沒有基礎能力。中國科技產業過去幾十年的進步，來自持續學習、持續追趕，也來自強大的工程化能力。

但當追趕進入深水區，問題會變。如果評價體系、技術路線、產業語言始終由別人定義，后來者即使不斷進步，也容易被鎖在“還差多少”的敘事里。

差距要承認。承認差距，不等于只能被動接受單一坐標。

產業成熟的標志，是既能在既有規則中縮小差距，也能在新階段提出新變量。

華為提出韜定律，并沒有取消先進制程的重要性，也沒有宣稱自己已經定義時代。它抬起來的，是一個被長期壓低的問題：

除了縮小空間，還能不能壓縮時間？除了追問幾納米，能不能追問一次計算等了多久？除了單點制造能力，能不能把器件、電路、芯片、系統、軟件作為一個整體提升效率？

過去，中國芯片更多是在別人給出的尺度里回答問題：你做到幾納米了？離先進制程還差幾代？有沒有頂級光刻機？

這些問題不會消失，也不該消失。它們仍是硬問題。

但韜定律讓另一些問題進入臺前：

系統浪費了多少時間？數據繞了多少路？芯片、軟件、架構、系統能不能共同壓縮等待？

從被衡量，到提出新尺度，這本身就是產業走向成熟的一部分。

后摩爾時代，不能只有一把尺

韜定律能走多遠，還要交給產品、市場、生態和時間檢驗。邏輯折疊能否持續走向更多芯片，系統時延壓縮能否穩定轉化為真實體驗，AI芯片和大規模集群能否形成長期競爭力，都還需要更長周期的驗證。

《聯合早報》援引分析指出，華為這一突破目前仍屬理論與設計層面，最終能否商業化量產，仍取決于中國芯片生產設備與工藝能否跟上。

難題并未消失。韜定律的討論價值，在于它把難題重新拆開，把中國半導體從單一追趕敘事里拉出來，放進一個更復雜、更真實、更可能產生新變量的產業空間。

幾納米仍重要，先進制程仍要追，制造短板仍要補。只是從這一刻開始，問題不該只剩一個。

芯片競爭不僅要問還能不能更小，也要問一次計算的等待時間能不能繼續壓縮；不僅要看一顆芯片的制造節點，也要看一個系統的時間效率；不僅要追趕既有規則，也要參與定義下一階段的規則。

它更像是一家中國科技公司，在后摩爾時代給出的系統性追問。

后摩爾時代不會因為一個新定律而突然到來。

但從今天開始，芯片競爭的追問，確實不該只剩幾納米。

No.6910 原創首發文章｜作者 戰魔田默

開白名單 duanyu_H｜投稿 tougao99999

歡迎點看【秦朔朋友圈】