北京
何庭波這個名字，華為以外的人可能不太熟。
但在芯片圈子里，她是那種「不需要自我介紹」的人物。華為海思半導體的一把手，管著幾千號工程師，麒麟芯片從無到有她都在。2019年華為被制裁那天凌晨，她發了一封內部信，標題是《備胎轉正》。那封信后來傳遍了中國互聯網。
然后她就沉默了。五年多。
直到昨天。她在中國科學院ChinaXiv平臺上發了一篇論文。
論文標題很學術：《面向多層級電子系統的時間縮微理論》。圈內已經給它起了個外號：「韜定律」。
我通讀了一遍。讀完只有一個感覺：這不止是一篇論文。
V1是理論，V2是答案。
韜定律的核心思路不難理解。
英特爾的聯合創始人戈登·摩爾在1965年說過一句話：芯片上的晶體管數量每隔兩年翻一番。這就是摩爾定律。六十年來，半導體行業靠這條定律活著。制程從微米到納米，晶體管越做越小，芯片越來越快。
但摩爾定律要死了。物理極限擺在那，3納米往下走到2納米、1納米，每一代都在燒錢，每一代都在減速。
何庭波的回答是：別在平面上死磕了。往上走。
她提出了一套3D芯片堆疊的新方法，叫LogicFolding。不是以前那種「把兩塊芯片疊起來」的簡單方案，而是一種在垂直方向上重新設計邏輯電路的技術，可以精細到單個邏輯單元。說得更直白一點：以前3D堆疊是把幾棟樓碼在一起，她現在要在每一層內部重新設計房間布局。
V1版本5月25日發的，講的是理論框架：時間常數τ怎么替代晶體管密度成為芯片性能的新標尺，3D堆疊怎么繞過制程限制。
V2才是猛料。
7月3日發的V2版本，補了三樣東西：工程落地細節、實際量產數據，還有麒麟2026 vs 麒麟9030 Pro的實測對比表。
電壓、頻率、功耗、面積、功率密度。全部公開。
這是華為第一次在一個公開學術平臺上，把下一代旗艦芯片的性能參數擺出來給別人看。
麒麟2026到底有多強？
論文里沒有「翻倍」「碾壓」這種字眼。何庭波寫得很學術、很克制。
但數據不騙人。
Kirin 2026 采用的正是 LogicFolding 技術。論文里的量產實測表給出了歸一化功耗和功率密度的對比。作為參照物的基準是 Kirin 9030 Pro，也就是2023-2024年裝備在 Mate 60 Pro 上的那顆芯片。從9030到2026，隔了兩代，中間經歷了制裁的持續施壓，中間經歷了制程被鎖死在相對落后節點的現實。
然后用3D堆疊的方法，把性能抬到了一個新高度。
我沒辦法在這里逐行念數據。論文里那些表格你得自己去看。但方向是明確的：華為用結構創新彌補了制程劣勢。人家在2納米上堆晶體管，華為在現有節點上往高處堆邏輯單元。不是「追平」，是換了一條賽道。
LogicFolding 里有一個關鍵概念叫「齒比」。你可以把它理解成3D堆疊的「檔位」。傳統做法只有一兩個檔，宏觀層面分塊堆疊。華為的方案能在接近頂層金屬布線尺寸的精度上自由切分邏輯，找到全局最優的垂直布局。
就是那句話：既然平面鋪不開了，就往天上蓋。
六年了
我覺得這個故事最值得寫的，不是技術本身。
是被制裁六年后，華為芯片部門的掌門人，選擇了一種什么樣的方式對外說話。
沒有發布會。沒有「遙遙領先」。沒有情懷短片。
就是一篇論文。發在一個公開的學術預印本平臺上。任何人有網絡都能下載。里面有公式、有數據、有工程細節。
她在用學術界的方式說一件事：你可以封鎖我的制程，但你封鎖不了我重新定義芯片該怎么設計的權利。
我想起2019年她寫的那封《備胎轉正》信里的一句話：「今天，是歷史的選擇，所有我們曾經打造的備胎，一夜之間全部轉正。」
那時候的「備胎」指的是麒麟芯片本身。在美國斷供的極端情況下，華為拿出了自己設計的芯片替代方案。
六年后的「韜定律」，是在說另一件事：那個替代方案不是終點。我們找到了從終點繼續往前走的路。
這不是一篇「華為好厲害」的文章。
我只是覺得，當一個中國工程師在芯片領域提出了一套被圈內嚴肅對待的理論框架，而且把下一代產品的實測數據附在論文后面給全世界審查。這件事本身就值得被說一說。
不光是給華為的用戶。是給每一個在前沿工程領域里，試圖在封鎖中找到出路的人。
論文在ChinaXiv上。搜索「面向多層級電子系統的時間縮微理論」就能找到。
免費的。所有人都能看。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
