IBM造出全球首顆0.7納米芯片：70年的芯片戰爭正在進入最后階段

想象這樣一個畫面。

你站在一片足球場中央,腳下的草坪，就是一塊現代CPU芯片的等比例放大版。你彎腰，撿起一粒沙子。這粒沙子，就是其中一個晶體管。

而IBM，剛剛把這粒沙子，繼續縮小了一半。

0.7納米，究竟是多小？在回答這個問題之前，我們需要先建立一套尺度感。

因為"納米"這個詞，已經被用濫了。洗發水寫"納米分子"。空氣凈化器寫"納米過濾"。但真正的納米世界，遠比這些廣告詞更令人震撼。

讓我們從1米開始，一步步向下走。

1米，是你的手臂長度。往下縮小一千倍，是1毫米，大約是一粒細鹽的大小。再縮小一千倍，是1微米，這是細菌活動的尺度。繼續往下，100納米是新冠病毒的直徑，7000納米是人類紅細胞的大小，而人類頭發的橫截面，大約是80000納米。

然后是2納米——DNA雙螺旋的直徑。

然后是0.7納米——IBM最新晶體管的節點尺寸。

而一個硅原子的直徑，是0.2納米。

現在你看到問題了嗎？0.7納米，僅相當于3到4個硅原子并排的寬度。

IBM已經不是在制造芯片了。他們在做的事情，更像是：用原子搭積木。

為什么要把晶體管做這么小？這個問題的答案，幾乎支撐了整個現代文明的運轉。

晶體管是現代計算機的基本單元。它的工作原理極其簡單——就是一個電子開關。開，代表1。關，代表0。所有的計算、所有的圖像、所有的文字、所有的人工智能，本質上都是數百億個開關，以每秒數十億次的速度，進行開合。

而晶體管越小，意味著同樣面積可以塞入更多晶體管，計算能力更強。電子運動距離更短，開關速度更快。每次開合消耗能量更少，功耗更低。

這個邏輯，在1965年被英特爾創始人之一戈登·摩爾總結成一條定律：摩爾定律。

芯片上的晶體管數量，大約每兩年翻一倍。

這條定律，此后支配了半導體行業整整半個世紀。它不是物理定律，它更像是一個工業界對自己的承諾。而在過去70年里，這個承諾幾乎從未落空。

1971年，英特爾第一塊商用微處理器4004，晶體管數量只有2300個。2024年，蘋果M4芯片，晶體管數量達到280億個。增長了約1200萬倍。

但是現在，問題來了。過去50年，芯片產業幾乎只做一件事：縮小。如果繼續縮小，最終會碰到什么？

想象你正在建一堵墻。這堵墻的作用，是阻止人從一個房間走到另一個房間。墻越厚，效果越好。但如果你把墻越建越薄，薄到像一張紙，薄到像一層保鮮膜，薄到像什么都沒有，那么人，就會直接穿過去。

晶體管，正在經歷同樣的問題。那么晶體管究竟是如何工作的？在講問題之前，我們需要先真正理解晶體管的結構。

一個晶體管，有三個關鍵部分。源極是電流的入口，漏極是電流的出口，柵極是控制開關的"門"。柵極相當于一扇門，當柵極施加電壓，門打開，電流從源極流向漏極，這是"1"。當柵極關閉，電流被阻斷，這是"0"。整個計算機的邏輯運算，就建立在數百億個這樣的"門"上。

問題出現了：量子隧穿

為了塞入更多晶體管，柵極必須越做越薄。在90納米時代，柵極厚度大約是幾十個原子。在7納米時代，厚度已經薄到個位數原子。在0.7納米時代，問題徹底暴露了。量子隧穿開始發威。

在量子世界，粒子不是經典物理中的"臺球"。它們的行為，由概率波函數描述。這意味著：即使一道"墻"擋在前面，電子也有一定概率直接穿透過去。這不是電子"足夠聰明"繞過了障礙，這是量子力學的基本規則——粒子可以在沒有足夠能量的情況下，穿越能量壁壘。

當柵極薄到只有幾個原子時，這種"穿墻概率"急劇上升。結果是開關明明關上了，電子依然在流動。芯片開始大量漏電，功耗異常升高，芯片持續發燙，計算結果開始出現誤差。

這不是工藝問題。這不是材料問題。這是物理學本身的邊界。

半導體工程師不是沒有嘗試過解決方案。每一次遇到物理極限，他們都找到了新招數。

2000年代，90納米時代，工程師發現了漏電問題，引入了應變硅技術。2007年，45納米時代，他們用高K金屬柵極材料替換傳統二氧化硅，強行抑制漏電。2011年，22納米時代，英特爾發明了FinFET立體鰭式晶體管，第一次把晶體管從平面變成三維結構。2022年，3納米時代，GAA全環繞柵極晶體管登場，用四面包圍的柵極徹底控制電流。而現在，2025年，0.7納米時代，IBM祭出了NanoStack三維堆疊架構。

每一次，工程師都在物理極限的邊緣，找到了一條新路。但每一次的代價也越來越大，越來越艱難。

整個半導體行業逐漸意識到，問題已經不再是"我們能不能制造出來"，而是：物理學開始說"不"了。

過去70年，芯片產業的發展邏輯，出奇地簡單。

一張平面，往里塞更多晶體管，繼續塞，再繼續塞。這塊平面，現在已經塞滿了。

那么，唯一的方向是什么？就是向上生長

想象一座城市。當土地不夠用時，人類沒有停止建設。人類建造了摩天大樓。芯片行業，正在做同樣的事。

IBM這次發布的0.7納米芯片，最核心的技術突破，不是節點數字本身，而是一種全新的晶體管架構：NanoStack。

要理解NanoStack，先看傳統芯片的排列方式。所有晶體管鋪在同一平面上，就像一座城市的平房，密密麻麻地在地面上延伸。這種方式工作了幾十年，但現在已經無路可走。

NanoStack的思路截然不同。它把晶體管像樓層一樣垂直疊放，第一層晶體管之上，還有第二層，第二層之上，還有第三層。面積沒有增加，但晶體管的數量，可以成倍增長。

IBM的數據顯示，2納米芯片約集成500億個晶體管，而0.7納米NanoStack架構約集成1000億個晶體管，密度幾乎翻倍。性能提升約50%，功耗降低約70%。這意味著摩爾定律的本質已經改變。

這是這件事最深層的意義。

過去的摩爾定律，是在二維平面上做文章——縮小晶體管，面積不變，塞入更多。而現在，IBM第一次正式宣布，二維平面上的縮小已經接近終點，未來的路是三維垂直增長。

這不只是一個技術路線的變化。這是整個芯片行業，對過去70年發展方式，發出的一次正式告別。

但是，摩天大樓越高，面臨的問題也越復雜。

芯片也不例外。

這是一道簡單的物理題。

把1000億個電子開關，壓縮進指甲大小的空間里。每個開關每秒開合數十億次。每次開合都會產生熱量。

結果會發生什么？

發熱，芯片的隱形殺手

電子在導體中運動時，會與原子碰撞，產生熱量，這叫做焦耳熱。晶體管越小，單位面積內產生的熱量越集中。這個數值，叫做熱流密度。

現代高端AI芯片的熱流密度，已經達到了驚人的水平。部分區域每平方厘米超過1000瓦。作為對比，人體皮膚每平方厘米大約只有0.01瓦，電熱絲大約10瓦，而核反應堆堆芯大約在500到1000瓦之間。

頂級AI芯片的熱流密度，已經與核反應堆堆芯相當。

三維堆疊，讓問題更加棘手

平面芯片尚且如此，三維堆疊會怎樣？

想象你把三層煎餅疊在一起，然后從底部加熱。底層的熱量，要穿過中間層，才能到達頂層散出。而頂層正是最需要工作的計算單元。

結果是底層晶體管溫度急劇升高，形成熱島效應，性能下降，壽命縮短，嚴重時直接損毀。未來最強的芯片，可能不是晶體管最多的那顆，而是散熱做得最好的那顆。

看到這里，你可能會問：0.7納米之后，下一步是0.5納米嗎？

這個問題，沒有簡單的答案。但有一個越來越清晰的方向："下一步"可能不再是更小的硅晶體管了。

硅之所以統治半導體行業超過半個世紀，原因是它幾乎完美。它是地球上第二豐富的元素，廉價易得。它的天然氧化物二氧化硅，是絕佳的絕緣體。它可以被精確摻雜來控制導電性。它的工藝成熟，量產良率極高。

但現在，硅的極限已經清晰可見。硅原子直徑只有0.2納米，物理邊界已經觸碰。極薄的柵極導致量子隧穿無法控制。三維堆疊帶來的熱密度接近材料承受上限。而制造這些芯片所需的極紫外光刻機，單臺造價已經超過1.5億美元，成本曲線正在脫離控制。

研究人員沒有坐以待斃。一批新材料，正在各大實驗室里接受測試。

碳納米管是其中最受關注的方向之一。它的直徑約為1納米，導電性遠超硅，理論性能比硅晶體管高出5倍以上。IBM已經成功制造出碳納米管晶體管陣列，但量產之路依然漫長。

二硫化鉬是另一個充滿希望的候選者。作為二維半導體材料，它僅有3個原子厚，天然抑制量子隧穿，是目前最有望替代硅的薄層材料之一。

更深遠的變革，可能來自計算方式本身的改變。

光計算用光子代替電子進行運算，光速傳播，幾乎零熱量，延遲極低，是徹底跳出電子計算框架的一條路徑。存算一體則是另一個方向。傳統計算機中，存儲和計算是分離的，數據在兩者之間來回搬運，浪費了大量能量和時間。存算一體讓計算直接在存儲單元中完成，從根本上消除這種浪費。

這些方向，有的已經在商業化邊緣，有的還在實驗室的早期階段。但它們共同指向同一個信號——計算的未來，將不再只屬于硅。

1947年12月，美國貝爾實驗室。三位科學家用兩根細導線和一片鍺晶體，拼湊出了人類歷史上第一顆晶體管。它重約幾十克，大約有成人拳頭大小，只能放大微弱的音頻信號。沒有人知道它會改變世界。

今天，2025年，IBM實驗室，0.7納米。3到4個原子的寬度。1000億個晶體管，塞進指甲大小的硅片。

從一個拳頭，到三四個原子。這一切，發生在不到80年里。

也許幾十年后，當人類回頭凝視這段歷史，會發現IBM這顆0.7納米芯片，并不是摩爾定律的又一次延伸，而是：硅時代，最后一次偉大的縮小。