安徽
物理極限被打破！
今天，IBM正式發布全球首款0.7納米（7埃）芯片技術，首次將邏輯制程推進到1納米以下的埃級尺度，標志著芯片制造正式從納米時代邁入原子級制造階段。
從核心參數來看，這款基于全新架構的0.7nm芯片實現了集成度的翻倍躍升，具體表現為：
1、在指甲蓋大小的芯片面積上可集成近1000億個晶體管，晶體管密度幾乎是IBM2021年發布的2nm節點芯片的兩倍。
2、性能層面，相較于同廠2nm工藝，新節點可實現最高50%的性能提升，同時能源效率提升70%。
3、在存儲單元優化上，新架構可將SRAM單元面積壓縮40%，既能為芯片釋放更多邏輯算力空間，也能更好匹配生成式AI、高性能計算場景下的高帶寬數據吞吐需求。
IBM是如何做到0.7nm芯片的？
支撐這一突破的核心是IBM全新研發的“納米堆疊”（Nanostack）晶體管架構，這也是業界首個基于納米片技術的三維堆疊設計。
不同于傳統平面或單層納米片的排布方式，納米堆疊采用垂直堆疊加交錯排列的晶體管布局，通過3D順序集成技術在單位面積內塞入更多器件。
更關鍵的是，該架構允許堆疊的每一層采用不同的材料組合，可分別針對NMOS和PMOS器件獨立優化性能與功耗，打破了單層工藝下的材料取舍局限。
目前該技術已通過CMOS超薄介質鍵合、雙通道工程演示以及功能性CMOS反相器運行驗證，證實了架構的可制造性與實際計算能力。
工藝實現層面，0.7nm節點的制造難度遠超以往制程。
該技術研發于IBM位于紐約州奧爾巴尼的半導體研究機構，研發過程聯合了泛林、東京電子、SCREEN等上游設備廠商，并將依托ASML的高數值孔徑極紫外（HighNAEUV）光刻設備實現更高精度的電路圖案印刷。
這一設備也是未來10年制程持續微縮的核心硬件支撐，目前已在奧爾巴尼完成工藝適配并制出可用器件。
按照IBM公布的路線圖，納米堆疊技術將率先應用于1nm以下制程節點，預計最快5年內實現量產落地，且該架構可支撐未來至少十年的制程微縮路徑。
從7nm到2nm，再到如今突破1nm下限的0.7nm節點，IBM在半導體制程研發上的持續投入，也為后摩爾時代的算力增長提供了新的技術路徑。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
