北京
5月25日，在國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表“韜（τ）定律”。這是中國在全球半導體領域首次提出指導產業發展的新原則。
韜定律提出以“時間縮微”替代“幾何縮微”，以系統性降低時間常數（韜τ）為目標，通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，實現半導體與電子系統的持續演進。
不斷縮微的納米加工，是過去數年芯片進步的主要方向，但隨著技術推進，摩爾定律面臨物理極限和經濟效益雙重挑戰，芯片升級成本呈幾何級數遞增。
這時，被美國禁售的華為成為技術突圍的主力，從芯片“疊片”到“時間縮微”，在納米加工技術基本不變的情況下，實現了性能大幅提升。
與初期的“疊片”相比，韜定律是華為不斷探索下的全面突破。韜定律構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。預計到2031年，基于該定律的高端芯片晶體管密度將達到（等效）1.4納米制程的水平。
基于韜定律之前的研發，華為過去六年已成功設計并量產了381款芯片。華為公司董事、半導體業務部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊技術，性能大幅提升。何庭波說，“麒麟2026”手機芯片是邏輯折疊技術的首次成功實施。“未來十年，我們會持續走向全面折疊，甚至走向更多層的折疊，持續優化從器件、電路，到芯片和系統的全棧性能。”
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
