北京
來源：獵云網
近日，chiplet芯片封裝解決方案提供商齊力半導體完成超億元A1輪融資，本輪融資由上海張江集團旗下張科垚坤基金領投，國科興和、永鑫方舟、上市公司基金萬林投資等知名機構聯合參與。
據了解，本輪融資將加速打造一站式全流程2.5D/3D Chiplet先進封裝平臺，實現TSV、InFO中道產線落地、后道產線擴產、高端研發投入、材料與工藝創新、客戶項目量產交付及全球化市場拓展，進一步夯實公司在HPC高性能芯片、AI大算力芯片先進封裝領域的領先地位，布局CPO，加速異構集成技術、新型應用材料、定制工藝優化從研發走向規模化商用。
齊力半導體（紹興）有限公司成立于2023年4月，創始人謝建友擁有逾二十年先進封裝全產業鏈經驗，歷任多家頭部封測企業技術研究院院長、首席科學家，專注先進封裝研發與管理，擁有100余項國內外發明專利，深度參與并引領中國封裝產業從傳統走向先進的全過程，對技術落地、產業協同與商業化有深刻洞察。核心團隊在TSV、晶圓鍵合、2.5D/3D堆疊、Si-Package-System協同設計、高可靠量產等方向具備完整工程能力，是國內少數同時掌握設計仿真、材料配方配比、工藝開發與大規模量產的頂尖團隊。深刻理解材料、熱、力、電、流體、光學等多物理場耦合機理，構建起行業稀缺的底層數據+工藝窗口+量產良率三重壁壘。
齊力半導體專注Chiplet異構集成與先進封裝，以設計—仿真—材料—工藝—量產全棧能力為核心壁壘，面向AI芯片、GPU/CPU、高性能存儲與算力基礎設施，提供高性價比、可量產的一站式先進封裝解決方案，助力客戶在功耗、體積、成本約束下實現算力最大化釋放。
齊力團隊在設計仿真、材料特性積累和工藝研發量產方面經驗豐富，與客戶在【Si-Package-System】三個層面展開Co-design/Co-simulation的合作，多物理域協同設計和仿真在客戶Floor plan階段即介入設計和前仿，甚至在客戶Spec定義階段即參與客戶的產品定義，以其豐富的大芯片和材料、工藝經驗，為客戶提供極具競爭力的異構集成解決方案。隨著下游算力客戶持續增長對先進封裝提出的核心需求，齊力已通過多點布局形成技術護城河：
超高帶寬互連：已量產產品帶寬達12TByte/s，在研推理芯片帶寬邁向32-48TByte/s，支撐大算力芯片低時延、高吞吐通信。
極致熱管理：布局金剛石、碳化硅、玻璃、銅等高導熱材料、高效散熱結構與薄芯基板技術，應對千瓦級熱流密度，保障芯片長期穩定運行。
異質集成與應力管控：基于海量材料數據庫與模型校準，實現硅、有機、金屬、無機物高密度集成，大尺寸Chiplet封裝良率超98%。
電源完整性優化：通過埋入供電、低阻抗基板與DTC等方案，顯著降低IR Drop，滿足大電流瞬態響應需求。
齊力半導體已實現815mm2超大算力芯片3D-Chiplet量產，多物理場協同設計與仿真（Co-design/Co-simulation）在客戶產品定義階段即深度介入，提供最優性價比封裝方案，大幅縮短研發周期、提升量產良率。
作為2.5D/3D先進封裝新銳，齊力半導體已建成行業領先的先進封裝中試與量產線，一期形成年產200萬顆大尺寸AI芯片Chiplet封裝能力，服務于人工智能、東數西算、通信、汽車電子等國家戰略領域。
本輪融資后，齊力半導體將：快速擴產高端先進封裝產能，大尺寸AI芯片Chiplet封裝產能將提升至300萬顆/年，承接頭部AI與算力芯片客戶量產訂單；強化公司2.5D/3D先進封裝中道工藝技術團隊力量，啟動中道產線建設，構建先進封裝全流程一站式服務生態環境；持續投入下一代2.5D/3D Chiplet、異質集成與新材料研發，深化與芯片設計、EDA、設備、材料廠商生態協同，構建Chiplet全鏈條合作體系、保持技術迭代活躍性；拓展海內外市場，成為全球算力芯片客戶首選的先進封裝合作伙伴。
未來，齊力半導體將堅持技術驅動向客戶價值輸出，以Chiplet異構集成核心能力，破解算力芯片封裝瓶頸，助力中國先進封裝產業實現自主可控與全球領跑。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
