被逼出來的“韜（τ）定律”：華為381款芯片背后的一場隱秘實驗

1965年的一個普通工作日，時任仙童半導體研發總監的戈登·摩爾坐在辦公室里，為一本行業雜志撰寫一篇特約稿件。

他需要預測集成電路未來十年的發展，于是隨手畫了一條曲線。這條曲線很簡單，集成電路上的晶體管數量，每隔18到24個月就會翻一番。

他把這個觀察寫進了文章，標題平淡無奇《Cramming more components onto integrated circuits，在集成電路中塞進更多元件》。四頁紙，沒有數學公式，沒有嚴密的物理推導，更像是一個工程師的經驗直覺。

當時的摩爾大概不會想到，這條隨手畫下的曲線，將框定一個萬億美元產業長達六十余年的演進節奏。

從微米、亞微米到深亞微米，從90nm、45nm、14nm一路狂奔至埃米時代，每一代工藝節點的迭代，本質上都是在空間維度上的持續縮微：晶體管柵極寬度越窄，單位面積內能塞進的晶體管就越多，芯片性能就越強。

簡單、直接、有效。“摩爾定律”四個字，后來被刻進了硅谷的基因里，成了半導體行業所有人的集體信仰。

五十多年后，這條曲線已經跑不動了。

物理的墻擋在前面。當柵極被壓縮到數納米量級，量子隧穿電流指數級上升，柵極對溝道的控制急劇衰減，漏電和變異無解。

經濟的墻更是殘酷。28nm是著名的甜蜜節點，此后每一代節點都需要EUV光刻、多次圖形曝光，光罩道次翻倍，設備投資飛漲，單個晶體管的成本降速放緩，甚至不降反升。

摩爾定律的時鐘，已經在滴答聲中被消了磁。

2026年5月25日，IEEE國際電路與系統研討會在上海開幕。何庭波走上講臺，臺下坐滿了全球半導體行業最核心的技術力量，IEEE Fellow、頂會常客、各大IDM和Fabless的掌門人。這種場合的演講通常是發布一款新芯片，但華為半導體業務部總裁今天要宣布的，是一條定律。

一張幻燈片打在屏幕上，四個字——“韜（τ）定律”。現場安靜了兩秒，隨即響起密集的快門聲。

一張幻燈片打在屏幕上，簡簡單單幾個字——“韜（τ）定律”。現場先是安靜了兩秒，隨即響起密集的快門聲。

這不是一個尋常的動作。在半導體行業六十余年的歷史上，稱得上“定律”的東西屈指可數。

摩爾定律、登納德縮放定律、黃氏定律，每一則都曾定義過這個產業的演進方向。如今，登納德縮放定律早在2006年前后就已失效，整個行業在“后摩爾時代”的十字路口徘徊了太久。而在這個時間點上，一家中國企業走上臺前，試圖給出自己的答案。

“以‘時間縮微’替代‘幾何縮微’。”何庭波用這句話，為整場演講定了調。

從“微縮競賽”到“時間戰場”

“韜（τ）定律”的核心表述只有一句話：以“時間（τ）縮微”替代“幾何縮微”，作為半導體與電子系統演進的新指導原則。

物理學中，τ是時間常數的符號。在數字電路里，信號傳播時延由RC常數決定，電阻R乘以電容C。換句話說，決定芯片快慢的，不只是晶體管能塞多密，更是信號能跑多快。

拿城市交通打比方會很好懂。

“幾何縮微”相當于不斷縮窄道路和建筑，好塞進更多人口。路越來越窄，樓越來越密，邊際效益遞減。

“時間縮微”則換了種思路。城市規模不增加，但重新規劃路網，修建立交橋，把繞遠路的關鍵路徑拉直，讓車跑得更快。單位時間內完成的運輸量，一樣能大幅提升。

本質上，“韜定律”將性能競賽從“做多少”的密度維度，延展到了“做多快”的時間維度。當空間的擴張走到盡頭，華為選擇向時間要答案。

而落地的抓手，是一個名為“邏輯折疊（Logic Folding）”的技術。

傳統芯片設計有一個根深蒂固的習慣：邏輯單元之間的金屬互連，始終被約束在近乎二維的平面上繞行。即便晶體管自身早已三維化，走線還是要在平面里兜圈子。

一條關鍵路徑如果繞得太遠，RC延遲就會成為整顆芯片的短板。“邏輯折疊”做的事，就是把平面上的關鍵邏輯路徑“折疊”起來，通過垂直堆疊，讓走線長度大幅縮短。

一個直觀的比喻：你在單層倉庫里取貨，得橫跨幾百米；把倉庫改成多層貨架，上下移動幾層就夠，動線縮短數倍。

邏輯折疊本質上就是對芯片內部邏輯單元做一次三維重組，壓縮信號物理路徑，讓RC延遲驟降。何庭波在演講中特別提到，“麒麟2026”手機芯片是這項技術的首次完整落地，基于“自由邏輯”設計理念，由單層擴展至雙層。這意味著邏輯折疊已經走出了論文，變成了可以塞進手機里的硅片。

有必要在這里做一個厘清，邏輯折疊和市面上熱炒的3D封裝，不是一回事。

臺積電涵蓋SoIC、CoWoS等方案的3DFabric平臺，解決的是“芯片之間”的互連，把計算芯片和HBM內存等不同功能的Chiplet垂直堆疊，縮短的是芯片到芯片的傳輸路徑。

SoIC互連間距已從6微米向4.5微米演進，面對面堆疊的信號密度可達每平方毫米14000個，這些是物理封裝層面的杰作。

但邏輯折疊的戰場不在封裝層面，而在芯片內部邏輯架構的設計層面。

如果說3D封裝是“把建好的樓疊在一起”，邏輯折疊就是“把房間的布局重新設計成躍層”。前者是物理整合，后者是設計重構。

兩者不但不沖突，反而互為表里。邏輯折疊需要全新EDA工具支撐，從標準單元庫的三維表征到時序分析的底層重構，才能完成設計層面的“折疊”；而最終的物理實現，仍需先進封裝能力來完成堆疊。

邏輯折疊是“設計學”的3D化，3D封裝是“物理學”的3D化。

381款芯片與1.4nm等效能

一項定律有沒有生命力，不看它在PPT上有多漂亮，而是看它經沒經過量產的檢驗。

何庭波在演講中不動聲色地拋出了一個數字：過去六年，華為基于韜定律成功設計并量產了381款芯片，覆蓋手機SoC、AI加速器、基帶、射頻、電源管理、車載等全產品線。

381款。這個數字意味著，在“韜定律”這個名字對外界還完全陌生的六年里，它已經在華為內部被當作一條隱秘的主線，貫穿了海量產品的研發流程。

這不是實驗室里的學術探索，這是經過了六輪春夏秋冬、數百次流片和無數良率爬坡后，摔打出來的工程實踐。

光靠邏輯折疊一己之力，還不足以系統性降低整個系統的τ。華為為此搭了一整套多層級協同優化體系，四個層面同時動手：

器件層面，從原子做起。

優化晶體管和互連的材料電阻與寄生電容，涉及源漏接觸電阻、溝道遷移率、low-K介質和互連金屬從鋁到銅再到鈷、釕的迭代。一個百分點的器件級改進，經過電路、芯片、系統層層放大，最終可能是十幾個百分點的系統級收益。

電路層面，邏輯折疊的主戰場。

突破傳統平面布局的物理限制，縮短關鍵路徑走線長度，降低信號傳播的阻容負載，直接拉高晶體管密度和電路性能。這是整套體系的發動機。

芯片層面，“軟件-架構-芯片”全棧協同。

根據實際工作負載做指令流和數據流的細粒度控制，提升系統級并行度，降低端到端任務完成時間。這一層特別值得注意：它說明韜定律不是純靠硬件“壓榨”性能的蠻力活，而是軟硬一體化的系統工程。

系統層面，華為定義了一個叫“靈衢總線”的全新計算互聯協議，實現超節點范圍的統一內存編址和原生內存語義，把多芯片間的通信時延打到最低。從原子到電路，從芯片到系統，每一個層級都在為降低τ這個目標服務。

然后是一個更令人遐想的數字，華為預計到2031年，基于韜定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。

“同等水平”這四個字，值得反復咀嚼。

它意味著在物理工藝節點可能仍受制約的現實下，通過“時間縮微”的手段，在有效性能和密度上完成對最前沿制程的“等效逼近”。

這其實是在回答一個中國半導體行業躲不開的問題：如果拿不到下一代光刻機、如果物理特征尺寸的縮微被卡住，還能不能造出和最先進制程等效的芯片？

華為現在給出的答案是：能。路徑變了。

尾聲

把韜定律放進2026年全球半導體的棋局里看，三足鼎立的格局一目了然。

英特爾選的是“器件創新”。

用RibbonFET全環繞柵極替代FinFET，用PowerVia背面供電把電源網絡從芯片正面挪走，在18A工藝上沖性能和能效。這條路本質上還是在幾何縮微的賽道上做最后沖刺，是對摩爾定律的忠誠接力。

臺積電選的是“封裝革命”。

3DFabric平臺把不同工藝節點的Chiplet在封裝內密集互連，5.5倍光罩尺寸的CoWoS已經量產，更激進的方案還在路上。根據行業預測，2.5D/3D先進封裝市場到2030年將逼近350億美元。這是物理堆疊的“集成范式”——把能堆的都堆在一起。

華為的韜定律走的是第三條路，“設計重構”。

它不排斥器件和封裝，邏輯折疊本身就需要先進器件和3D封裝能力做地基。但它的核心洞見在于，從設計范式而非制造工藝的維度出發，重新定義了芯片性能增長的發動機在哪里。

有一個背景不可忽略，提出這一定律的，是一家長期受制于先進制程供應的企業。某種意義上，這是一種被逼出來的創新。

當一條路被堵死，你只剩下一個選擇去回答那個最根本的問題：除了把晶體管做小，芯片性能的增長還有沒有別的可能？381款芯片、六年的沉默實踐、未知的研發投入，都是這份答案的代價。

何庭波在演講結尾留了一句話：“未來一定屬于開放合作。在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。在韜（τ）定律的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。”

2026到2035年，華為計劃將邏輯折疊從雙層推向全面折疊，甚至更多層的折疊，這是一場至少以十年為刻度的長跑。

一個時代的謝幕，往往也是新范式的序章。六十一年前，摩爾在仙童半導體的辦公室里隨手畫下的那條指數曲線，曾經定義了什么是進步。

過去六十年，整個行業相信晶體管的數量就是力量。而當物理的墻和經濟的墻同時橫在面前，單行道終于分岔。英特爾正面突圍，臺積電物理堆疊，華為在“時間”這個曾被忽視的維度里，圈出了一片尚未開墾的領地。

今天，一份來自東方的方案試圖提醒世界：當空間上的擴張走到盡頭，向時間要答案，或許是通往下一程唯一的道路。

這個答案能不能撐起下一個六十年？時間，那個被華為寫進定律名字的常數τ，會是最終的裁判。