福建
2026國際電路與系統研討會25日在上海舉行，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表“韜（τ）定律”。
很多人第一反應是：這又是什么新概念？
其實通俗一點理解，它講的核心只有一句話：
- 未來芯片的競爭，不一定再是誰“刻得更小”，而是誰“跑得更快”。
這背后，其實是整個半導體行業正在發生的一次路線變化。
過去幾十年，全球芯片產業一直信奉“摩爾定律”——不斷縮小晶體管尺寸，從28nm、7nm一路卷到2nm，本質都是“幾何縮微”。
但問題是，現在越往前走，代價越離譜。
先進制程已經不只是技術戰，而是“燒錢戰”：
- 一臺EUV光刻機幾十億美元；
- 新工廠投資動輒數百億美元；
- 性能提升卻越來越有限。
臺積電、三星、英特爾，其實都在面對同一個問題：芯片還能繼續縮小，但成本快扛不住了。
于是華為這次提出了另一種思路：不再死磕“晶體管大小”，而是優化“時間效率”
“韜（τ）定律”的核心，是“時間縮微”。
什么意思？以前行業想的是：怎么把晶體管做得更小。
現在華為想的是：怎么讓數據在芯片內部跑得更快、延遲更低。
因為今天AI時代，很多芯片的瓶頸已經不是“算不動”，而是：
- 數據傳輸太慢；
- 帶寬不夠；
- 延遲太高；
- 芯片之間協同效率太低。
尤其大模型訓練，很多GPU并不是算力不足，而是“數據喂不進去”。
華為提出的“邏輯折疊”，本質就是縮短數據路徑。
你可以理解成： 以前城市只有平面道路，車要繞很遠；
現在開始修立交橋、高架和地下通道。
目的只有一個：讓數據少繞路。
華為稱，過去六年已基于這一方向設計并量產381款芯片，今年秋季的新麒麟芯片也將完整采用邏輯折疊技術。
真正值得關注的，其實不是技術名詞，而是背后的產業邏輯。
因為這件事，本質上是在回答一個中國半導體最現實的問題：
- 如果拿不到最先進EUV，中國還能不能繼續往高端芯片走？
華為現在給出的答案是：可以換一種方式追。
既然制程暫時追不上，那就：
- 拼架構；
- 拼系統協同；
- 拼互聯效率；
- 拼軟件生態；
- 拼工程優化。
說白了，就是用“系統工程”去彌補部分制程差距。
這其實很像中國很多產業過去的崛起路徑。
高鐵、新能源車、光伏，本質上都不是最早原創，但最后贏在：
- 工程能力；
- 產業協同；
- 成本控制；
- 規模化。
芯片行業現在也開始出現類似趨勢。
事實上，英偉達如今最強的也不只是GPU本身，而是CUDA、NVLink和整套軟件生態。
蘋果M系列芯片厲害，也不僅是工藝，而是軟硬件一體協同。
全球半導體產業，其實已經慢慢進入“后摩爾時代”。
未來比拼的，可能不只是納米數，而是：
- 封裝；
- 互聯；
- 系統調度；
- AI專用優化；
- 軟件生態。
當然，也別把“韜定律”神化。
它不是一句口號就能直接“彎道超車”。
先進芯片真正難的地方，還包括：
- 良率；
- 散熱；
- 工具鏈；
- 軟件兼容；
- 大規模量產能力。
這些短時間都很難補齊。
圖源人民日報
所以，“韜（τ）定律”更像什么？
像是在摩爾定律越來越難繼續推進的時候，華為試圖給中國半導體找一條“第二增長曲線”。
以前行業只會修路，現在開始研究高架、立交和地下通道。
路還是那條路。
但游戲規則，可能已經開始變了。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
