江蘇
當芯片制程推進至2nm節點后，傳統工藝已經觸碰到物理層面的天花板，繼續壓縮晶體管間距就會出現嚴重的量子隧穿漏電、發熱失控等問題，無論優化材料還是改進工藝，都無法兼顧性能的提升與功耗的控制，因此我們看到近幾年主流芯片都在2nm節點附近停滯。
就在6月25日，IBM帶來了一項重磅突破，正式推出全球首個亞 1 nm芯片技術，其晶體管架構革命性地達到了0.7nm，即 7 埃米節點。
也正是在數年前，IBM公布了世界首個2nm制程芯片，在指甲蓋大小（150mm2）的芯片上安裝500億個晶體管。這一次IBM又一次拿下了全球首發。
不過從2nm直接跨越到0.7nm，IBM其實是玩了一次視覺上的"文字游戲"。
IBM并非單純將晶體管尺寸進行壓縮，而是放棄沿用數十年的底層搭建邏輯，用三維立體重構替代傳統平面布局，這套核心技術就是IBM自研的NanoStack"納米堆疊"架構，也是業界首個已知的基于納米片的三維垂直晶體管設計。
此前，行業主流的FinFET、GAA技術，本質上都是一種平面架構，只能通過改良柵極的包裹方式來緩解漏電問題，始終沒有跳出平面，空間利用率早已被壓榨到極致.
IBM的思路就是利用垂直維度，將"平房"改造成多層的"立體建筑"，從實現芯片結構在維度上的升級。
具體到細節來看，IBM的研發團隊改變了傳統單片晶圓一體加工的模式，改用三維順序集成與超薄介電層鍵合技術，先在兩片獨立晶圓上分別制作n型、p型兩類核心晶體管，完成精準工藝打磨后，再將兩片晶圓倒扣垂直粘合，通過介質層實現垂直互聯，最終形成立體堆疊結構。
報道稱，在同等芯片面積上，全新架構可集成近1000億個晶體管，密度幾乎是此前2nm芯片的兩倍；另一方面，新架構還能實現精細化功耗調控，立體堆疊的每一層晶體管都可以搭配不同適配材料，芯片設計人員能夠獨立優化每層器件的導通性能與能耗，從而擺脫傳統平面晶體管性能與功耗無法兼顧的難題。
當然，正如前文所說，IBM的0.7nm只是"等效"0.7nm，如今芯片制程的數字早已不代表精準的物理尺寸，更多是技術代際的標識，因此我們也不能過分夸大這項技術，畢竟首發了2nm芯片的IBM至今也沒能實現量產。
當然，這一次IBM似乎不甘心只做首發選手，而是想把0.7nm技術真正實現量產。
報道稱，在技術落地與產業布局上，IBM早已做好完整鋪墊，后續將搭載業界頂尖的High NA EUV超高精度光刻設備，同時聯合泛林集團、東京電子等行業巨頭協同打磨配套工藝，目前已成功研發出可正常工作的實用化器件。目前研發團隊已完成了一系列的驗證實驗，證明NanoStack架構能夠穩定量產制造，且可正常完成各類計算任務。
另外根據VLSI 2026行業大會上披露的測試數據顯示，該架構能夠讓芯片的SRAM緩存面積縮減40%，大幅提升數據傳輸帶寬與讀寫效率，從而精準適配生成式AI、大型云計算數據中心等高算力、高吞吐的核心應用場景。在當下AI產業高速發展的背景下，搶跑0.7nm工藝的IBM自然能得到更多關注。
按照官方量產規劃，這套0.7nm技術最快5年內即可進入商用量產階段。與此同時，IBM同步布局前沿賽道，籌備成立全球首家獨立量子晶圓代工廠Anderon，實現先進邏輯芯片與量子芯片技術雙線布局，進一步鞏固自身在全球半導體前沿領域的引領地位。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
