高NA EUV規?；瘜?，卡在掩模成本

高端HPC芯片項目中，掩模成本的影響遠低于低毛利消費類芯片。

近日，業內專家圍繞新一代掩模技術難點開展座談，參與討論的嘉賓包括D2S首席執行官Aki Fujimura、美光科技運營經理Glen Scheid、HJL Lithography首席光刻工程師Harry Levinson，以及新思科技產品管理高級總監Germain Fenger。

EUV掩模光刻寫入工序耗時長、成本高昂。掩模本身造價不菲，單款芯片所需掩模數量持續增加，且損耗速度不斷加快。當前這套掩模成本模式能否長期維持？掩模成本經濟性是否已開始左右芯片設計方案，以此控制掩模用量？

Aki Fujimura（D2S）：7nm工藝引入EUV光刻前，芯片掩模數量曾呈爆炸式增長，部分產品掩模數超百片。如今情況已有改善，EUV單次光刻即可完成193nm光刻機需要雙重、甚至多重曝光才能實現的圖形轉移。而在無法配備EUV設備的產線，廠商若要量產7nm及以下工藝芯片，只能采用三重、四重曝光方案。

市場如今已明顯分化。部分企業即便具備采購EUV設備的資金，也選擇不配置，原因是其晶圓廠或代工廠的業務定位主打低成本制程。28nm工藝足以支撐大量電子產品需求，甚至無需下探至14nm節點。行業早已分清哪些應用場景能夠承擔EUV成本、哪些場景完全不需要EUV；不少盈利穩定的晶圓廠，專門深耕成熟制程，不涉足先進工藝。

但對先進制程賽道而言，EUV投入具備充分價值。在近期GTC大會上，黃仁勛提到，GPU訂單規模有望達到1萬億美元，對比半年前5000億美元的預期直接翻倍，這筆龐大訂單將持續支撐先進工藝的資本投入。人工智能產業印證了一條商業邏輯：軟件可依托海量算力創造更高附加值，不只是運算速度提升，商業價值同步大幅增長。這也是如今不少企業新建核電配套AI算力工廠的核心原因。相較AI算力的巨額投入，EUV設備成本幾乎可以忽略。AI行業的爆發也正向光刻行業傳導，我們意識到算力提升能夠大幅優化光刻工藝效果，這意味著行業需要持續加碼算力投入——高昂投入對應可觀回報。先進工藝相關設備成本雖高，但對必須使用尖端制程的細分賽道來說，這是實現產品量產成本最低的路徑。

業內預估單臺高NA EUV設備造價達3.5億美元，成本極其高昂，但投入回報清晰可觀。未來行業趨勢亦是如此，海量算力投入會被視作必不可少的剛性成本。

Glen Scheid（美光）：企業引入EUV產線前，都會完成投資回報率測算。所有落地EUV工藝的廠商，測算結果均為正向收益，才最終敲定采購投產。但即便EUV產線與配套基礎設施全部搭建完成，廠商在將芯片層轉換為EUV工藝、擴大EUV曝光層數時，仍會審慎核算掩模成本，掩模開支會顯著抬升整體運營費用。

規模效應能一定程度攤薄成本：專用EUV設備可服務更多掩模，分攤固定資產折舊。但EUV配套耗材的總成本依舊居高不下。當前半導體行業處于上行周期，項目投資回報率為正，但市場行情一旦轉向，收益水平就會承壓。我們必須持續壓降成本，與供應商深度協同，在工藝規格不斷收緊的前提下，探索技術迭代路徑，避免成本進一步上漲。

高出貨量產品能夠攤薄掩模固定成本，但成本壓力始終存在。至于掩模成本影響設計決策，很少出現僅因掩模成本放棄某套方案的情況。不過掩模開支永遠是方案評估的核心考量項，整個行業都在持續推進降本。

Germain Fenger（新思科技）：廠商對比不同設計方案時，一定會考量掩模成本，但該因素的權重隨應用場景差異巨大。高端高性能計算（HPC）芯片項目中，掩模成本的影響遠低于低毛利消費類芯片。企業會根據自身產業鏈定位做出取舍。

另一項關鍵變化：曲線型EUV掩模的相對成本，長期來看會逐步接近曼哈頓直角圖形掩模。多光束掩模寫入機普及后，曲線掩模造價只會小幅高于常規直角掩模。同時，若在掩模設計中采用逆光刻技術（ILT），可將多重曝光工藝簡化為單次曝光，直接減少單顆芯片所需掩?？偭俊＿@項技術能夠通過縮減掩模片數，從底層降低芯片整體制造成本。

Harry Levinson（HJL Lithography）：目前行業還沒出現企業單純因掩模成本放棄下一代先進制程的情況。只要芯片出貨規模足夠大、產品溢價能力強，對應先進工藝就會落地量產，且短期內這種趨勢不會改變。但不少應用場景確實不會選用最尖端工藝，掩模成本是重要誘因。

我曾接觸一位軍工芯片客戶，大眾普遍認為軍工預算充足，不會在意掩模開銷，但全球僅存19架B-2隱形轟炸機，若要為全部機隊升級機載芯片，僅需19套芯片加備用備件，即便軍工領域，掩模成本依舊是棘手難題。

從功耗角度來看，專用ASIC芯片對比通用芯片具備巨大優勢。市場對低功耗需求明確：手機需要更長續航、電動車追求更高續航里程。ASIC芯片天然市場規模有限，我們不希望高昂掩模成本吞噬其性能優勢帶來的產品競爭力。

當下市場能夠承受先進制程掩模漲價，核心源于高帶寬內存、GPU等產品的旺盛需求。但持續管控掩模成本同樣具備巨大行業價值——成本下降能夠拓寬芯片市場空間，各類經濟因素正在互相博弈、共同影響行業走向。

Wise（受訪專家）：掩模成本經濟性早已長期影響芯片設計方案，這一點在低NA EUV延伸至30nm級邏輯柵距、以及DRAM工藝中尤為突出。成本壓力推動行業采用整合版圖方案，將外圍電路與存儲陣列圖形集成至單張掩模。隨著掩模片數與單片成本同步上漲，設計人員不斷優化芯片架構、柵距與版圖策略，最大化復用掩模、壓縮整套掩模數量，掩模成本對技術路線選擇的影響持續加深、愈發顯著。

展望高NA EUV技術，在光刻膠材料、圖形化工藝、拼接技術及其他配套領域，需要實現哪些關鍵創新，才能支撐這套高階光刻體系落地？

Glen Scheid（美光）：高NA EUV會放大現有掩模的各類圖形缺陷，全鏈路工藝指標要求全面收緊，涵蓋局部關鍵尺寸、邊緣位置誤差、局部關鍵尺寸均勻性等，同時對分辨率提出更高標準。上述技術目標均可實現，行業技術路線圖也在穩步推進。每一次技術代際切換，都會誕生全新工藝規格，拼接技術就是本次重點議題之一。

高NA EUV工藝必須采用掩模拼接方案，業內存在多種掩模交錯拼接路徑。該技術仍處于研發階段，拼接環節會產生一系列獨有的技術難題，亟待攻克。

此外，高NA EUV下掩模三維效應會顯著增強，掩?；宀牧象w系需要迭代升級：吸收層厚度進一步減薄，多層膜結構也可能采用全新配方。相關材料體系仍有大量研發空白，基板材質同樣存在優化空間。上一屆BACUS行業會議上，業內重點探討了基板承載高熱量負荷的改良方案，相關成果同樣可適配大功率低NA光刻機。上述技術變革，需要掩模工廠、光刻工藝團隊與上下游供應商深度協同，持續突破材料性能與工藝規格上限。

Germain Fenger（新思科技）：高NA EUV對工藝精度的要求將實現階躍式提升，全流程仿真模型與實際晶圓成像的匹配公差會大幅收窄。新思已基本攻克各類EUV特有物理效應仿真難題，包括變倍畸變、偏振效應、掩模三維效應等。但隨著制程持續微縮、工藝容差不斷壓縮，行業對仿真模型精度的優化需求永不停歇，這并非全新挑戰。

這里重點聊掩模拼接：該技術對掩模制造環節影響有限，但會大幅增加掩模檢測難度。掩模檢測設備通常復刻光刻機光路，對比掩模圖形與目標晶圓版圖；而拼接成像需要兩張掩模配合生成完整晶圓圖形，目前尚無檢測設備可同時載入兩張掩模并合成完整成像，這是當下明顯的技術缺口。行業雖希望規避該難題，但短期內難以實現。若兩張掩模均存在缺陷，如何驗證掩模修復效果達標，也是待解難題。

Harry Levinson（HJL Lithography）：相比不久前，我現在對拼接相關難題更樂觀。掩模三維效應從底層限制光刻圖形轉移能力，是必須解決的核心痛點。攻克該問題可能需要全新掩模材料，同時會大幅提升仿真算力需求，但行業已逐步理清核心機理。

今年SPIE弗里茨?澤尼克獎得主、弗勞恩霍夫研究所Andreas Erdmann在近期SPIE先進光刻與圖形化研討會上發表特邀報告，提出全新思路：我們能否利用掩模三維效應提升光刻效果，而非單純消除負面影響？他提出，只要吃透三維效應的底層機理，就能針對性定制掩模材料，將該物理特性轉化為工藝優勢。這套理論落地仍需大量研發工作，但也說明幾年前看似無解的技術壁壘，如今已經有清晰的攻關方向。

羅切斯特理工學院Bruce Smith團隊，重新研究行業沿用十余年的鉬硅多層膜掩模，指出適配高NA EUV場景時，多層膜還有大量細節性能需要精細化管控。整體來看，待攻克技術難題繁多，但我完全相信行業研發團隊的技術實力。只要終端芯片市場需求旺盛、企業營收穩定支撐研發投入，所有技術瓶頸最終都會被突破。

Aki Fujimura（D2S）：光刻行業最可貴的特質是，數十年來我們持續遭遇各類極端技術難題，卻總能逐一攻克。部分難題跨越一到兩代工藝節點才能解決，但行業從未停滯。圈內企業既是競爭對手也是合作伙伴，所有人協同攻堅推進技術落地，我對整個行業研發團隊充滿信心。

從技術層面分析，核心難點之一是掩模所需亞分辨率輔助圖形（SRAF）尺寸極限。SRAF是尺寸極小的輔助圖形，不會在晶圓上曝光顯影，僅用于優化斜入射光照、拓寬焦深。焦深計算公式為k?×λ/NA2，NA項為平方關系，因此高NA EUV的焦深衰減問題尤為突出，必須依靠SRAF補償；且輔助圖形尺寸必須足夠微小，過大圖形會直接在晶圓形成多余圖案。

目前業內討論的極限規格為掩模版圖15nm，該尺寸寫入難度極大?，F有量產掩模光刻膠寫入速度達標，但無法穩定實現15nm微小圖形制備，圖形尺寸波動會嚴重超標。瓶頸并非多光束寫入機，核心限制在于光刻膠本身與寫入速率。

我們深耕逆光刻技術ILT與掩模工藝修正MPC，需要明確工藝尺寸極限：20nm規格完全可控；15nm則觸及工藝臨界邊界。采用金屬氧化物光刻膠的新一代多光束寫入機可制備超微小圖形，納米壓印技術也長期穩定實現小尺寸圖形，但納米壓印掩模為1:1等比例模板，尺寸僅為傳統光刻掩模的1/16，寫入時長同步縮減至1/16。而高NA EUV需要兩套掩模配合拼接，整片掩模需重復寫入兩次，寫入耗時會成為核心制約因素，該矛盾未來可能凸顯。

Glen Scheid（美光）：針對極小尺寸圖形制備，目前尚無明確完美解決方案，整體依靠技術漸進迭代。行業每次觸及工藝瓶頸，最終都會找到突破路徑。我們可以期待多光束寫入機光束性能持續升級，新一代設備并行光束數量還能大幅提升。當下視作寫入時長瓶頸的指標，下一代設備就能輕松突破；只要產業端有落地需求，行業總能研發出對應解決方案。

Wise（受訪專家）：高NA EUV為圖形化工藝帶來全新挑戰，同時也蘊藏技術革新機遇。核心變化在于高數值孔徑會壓縮光刻膠有效焦深，直接限制光刻膠最大厚度，同時大幅收緊光刻膠輪廓控制、工藝窗口的規格要求。

適配超薄光刻膠體系，需要全新圖形化方案，例如采用金屬氧化物光刻膠，這類材料天然具備更高刻蝕選擇比。配套光刻膠，行業同步需要開發新型刻蝕、薄膜工藝，協同優化應力管控、缺陷控制與刻蝕選擇比。

此外，高NA設備固有的焦深短板，可通過創新技術一定程度緩解，泛林半導體研發的3D改性Aether干法光刻膠就是代表方案。干法光刻膠可垂直分層調控材料光學特性，靈活優化吸光性能，有效拓展下一代光刻技術所需的無缺陷焦深區間。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。