華為韜定律重新定義芯片規(guī)則，從”韜”字說(shuō)開去

翻開《說(shuō)文解字》，韜的條目很簡(jiǎn)潔——"韜，劍衣也。"

但對(duì)于華為而言，它的語(yǔ)義或許是：藏鋒亦可定規(guī)則。

過(guò)去六十年，半導(dǎo)體行業(yè)的"規(guī)則"長(zhǎng)什么樣？摩爾定律說(shuō)了算。每?jī)赡昃w管翻倍，全行業(yè)跟著砸錢建廠、研發(fā)新工藝、更新設(shè)備。規(guī)則制定者是誰(shuí)？Intel，臺(tái)積電，ASML，那些擁有最先進(jìn)制程的司。他們定納米數(shù)，其他人跟著跑。

華為做了一件從來(lái)沒人做的事：打破了這一存在了60年的定律，提出了一條屬于中國(guó)工程師的”定律”——韜定律。

01 / 韜定律和摩爾定律有什么區(qū)別?

02 / 韜定律能不能立得??？

一次維度的翻轉(zhuǎn)：從納米到納秒

從摩爾定律到韜定律本質(zhì)上是一次從納米到納秒的維度翻轉(zhuǎn)。

如何理解？

我們先來(lái)看摩爾定律是什么？一句話概括就是：每18到24個(gè)月，芯片上的晶體管數(shù)量翻一倍。本質(zhì)上，摩爾定律走的是幾何路線：就像蓋房子，在有限的面積內(nèi)，讓房子越來(lái)越小，越來(lái)越密集。130nm、90nm、65nm、28nm、14nm、7nm、5nm、3nm……數(shù)字越壓越低，晶體管越擠越密，性能水漲船高。

這條"定律"從1965年戈登·摩爾提出來(lái)之后，驅(qū)動(dòng)了半導(dǎo)體行業(yè)整整六十年的狂飆。

走到7nm以后，這條路開始出問題了。

物理極限先攔了一刀。原子直徑大約0.1到0.5納米，晶體管壓到3nm、2nm，已經(jīng)是在原子層面雕刻，量子隧穿效應(yīng)讓漏電流根本控制不住。再往下走不是工藝問題，是物理定律在說(shuō)”不"。

成本天花板更狠。一顆2nm節(jié)點(diǎn)的先進(jìn)芯片設(shè)計(jì)成本已經(jīng)超過(guò)10億美元。更要命的是，從某個(gè)節(jié)點(diǎn)開始，單位晶體管的成本不降反升——花了更多錢，買了更貴的芯片，每個(gè)晶體管分?jǐn)傁聛?lái)反而更貴了。經(jīng)濟(jì)學(xué)上叫”成本倒掛"，工程上叫"這事不劃算"。

除此之外，對(duì)于華為和中國(guó)半導(dǎo)體企業(yè)來(lái)說(shuō)還有一層困境：你連這臺(tái)機(jī)器都買不到。

EUV光刻機(jī)被卡脖子，從2019年就沒松過(guò)。

既然不行能不能換個(gè)方向？

何庭波在那篇萬(wàn)字論文里提出了一個(gè)問題轉(zhuǎn)向：

"問題已從'晶體管還能縮小多少'，轉(zhuǎn)變?yōu)?究竟應(yīng)該縮小什么，又應(yīng)該針對(duì)什么目標(biāo)'。"

答案是：別縮空間了，縮時(shí)間。

這就是韜定律的內(nèi)核——以"時(shí)間縮微"（τ縮微）替代"幾何縮微"，作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)方向。

τ（tau），物理學(xué)里時(shí)間常數(shù)的標(biāo)準(zhǔn)符號(hào)。華為拿這個(gè)希臘字母和中文"韜"做映射，不是隨便玩諧音梗。意思是：衡量芯片進(jìn)步的標(biāo)尺，不該是納米數(shù)，而應(yīng)該是納秒數(shù)。

晶體管縮小的目的到底是什么？不是為了更小，是為了更快。更小的晶體管切換更快，更密的互連讓信號(hào)跑的路徑更短，更高的集成度讓數(shù)據(jù)少穿越幾道邊界。所有空間上的壓縮，最終服務(wù)于一個(gè)目標(biāo)：壓縮信號(hào)從A到B的時(shí)間。

既然如此，為什么不直接拿時(shí)間當(dāng)優(yōu)化目標(biāo)？

這就是韜定律的邏輯起點(diǎn)。它把芯片性能的評(píng)判維度從”面積密度"翻轉(zhuǎn)到"時(shí)延效率"——你不需要造出3nm的晶體管，只需要讓信號(hào)在你現(xiàn)有的工藝上跑得足夠快、足夠遠(yuǎn)、足夠穩(wěn)。

一次技術(shù)的顛覆：邏輯折疊靈衢總線

概念說(shuō)到這里，技術(shù)怎么落地？

華為給出了兩大核心技術(shù)：邏輯折疊（LogicFolding）、靈衢總線（Unified Bus）。

邏輯折疊（LogicFolding）：在二維平面上豎起高樓

原理不復(fù)雜，就是從平面電路到3D堆疊。傳統(tǒng)芯片設(shè)計(jì)在一個(gè)二維平面上鋪電路——門電路像城市街區(qū)一樣平鋪，線越長(zhǎng)，寄生電阻電容越大，信號(hào)跑得越慢。邏輯折疊做的事是：把關(guān)鍵路徑上的門電路搬到第二層甚至第三層，用超細(xì)間距混合鍵合技術(shù)把多層電路連起來(lái)。

想象一下，一棟樓原來(lái)只有一層，所有房間都在平面上，從A房間到B房間可能要走一百米?，F(xiàn)在蓋成了三層，A在底層，B在二層，中間開個(gè)樓梯——距離縮短到十米，時(shí)間壓縮了九成。

這不是比喻。華為在麒麟2026上的實(shí)測(cè)結(jié)果是：

晶體管密度從155 MTr/mm2跳到238 MTr/mm2，單步提升55%。相當(dāng)于過(guò)去三年靠幾何縮微才走完的路，一步跨過(guò)去了。

SoC性能核心能效提升41%。

數(shù)據(jù)路徑占用面積降低55%。

時(shí)鐘緩沖器數(shù)量減少超過(guò)50%。

而且這些提升沒有依賴任何更先進(jìn)的制程設(shè)備。

靈衢總線（Unified Bus）：把一萬(wàn)張卡變成一臺(tái)機(jī)器

如果說(shuō)邏輯折疊是芯片層面的”韜"，那么“靈衢（Unified Bus）”則是系統(tǒng)層面的”韜略"。

AI訓(xùn)練的場(chǎng)景是：成千上萬(wàn)張GPU/NPU掛在同一個(gè)數(shù)據(jù)中心里，彼此之間需要瘋狂通信。傳統(tǒng)做法是，每?jī)蓮埧ㄖg用PCIe連，NVLink連，以太網(wǎng)連——協(xié)議套協(xié)議，翻譯套翻譯。數(shù)據(jù)從A卡到B卡，可能要經(jīng)過(guò)三四個(gè)協(xié)議棧的"翻譯"，延遲從納秒級(jí)飆升到微秒甚至毫秒級(jí)。

華為靈衢做了什么？把所有協(xié)議砍成一個(gè)。

所有處理單元——CPU、GPU、NPU、SSD——全部掛在同一條統(tǒng)一總線上，說(shuō)同一種"語(yǔ)言"。數(shù)據(jù)從A到B，不需要打包成TCP/IP數(shù)據(jù)包，不需要經(jīng)過(guò)交換機(jī)解包再封裝，直接以內(nèi)存語(yǔ)義（Load/Store）進(jìn)行跨芯片、跨機(jī)柜的讀寫。

端到端延遲從數(shù)十微秒壓縮到約100納秒。τ縮減了約500倍。

打個(gè)比方：原來(lái)從北京到上海，你要先坐公交到火車站，再上高鐵，到上海后換乘地鐵到目的地。每換一次"協(xié)議"，就多一道手續(xù)、多一段等待。靈衢修了一條直達(dá)通道，行李直掛，一站到底。

華為給這套系統(tǒng)定了一個(gè)目標(biāo)：系統(tǒng)即芯片（System-as-One-Chip）。

不是讓系統(tǒng)"像"一個(gè)芯片，是讓一萬(wàn)張卡在邏輯上真的變成一個(gè)芯片。這不是改良，是架構(gòu)級(jí)別的重新想象。

381顆芯片：從紙面到量產(chǎn)的底氣

韜定律能不能立得住，關(guān)鍵看一樣?xùn)|西：量產(chǎn)數(shù)據(jù)。

科技圈最不缺論文和PPT。

何庭波披露的數(shù)字是：過(guò)去六年，華為基于這套技術(shù)路線，已經(jīng)設(shè)計(jì)并量產(chǎn)了381顆芯片。覆蓋通信基站、手機(jī)終端、AI算力、汽車電子等場(chǎng)景。

381顆不是一個(gè)象征性數(shù)字。它說(shuō)明華為不是先寫論文再找驗(yàn)證場(chǎng)景，而是在實(shí)戰(zhàn)中總結(jié)出了定律。從381次工程實(shí)踐中提煉出的規(guī)律，不是從實(shí)驗(yàn)室推演出的假說(shuō)。

這個(gè)順序很重要。

摩爾定律當(dāng)年也是經(jīng)驗(yàn)總結(jié)——戈登·摩爾觀察到每?jī)赡昃w管數(shù)量翻倍，然后行業(yè)沿著這個(gè)觀察走了六十年。韜定律如果成立，走的是同一條路：先有大量工程實(shí)踐，再提煉出指導(dǎo)原則，再反向指導(dǎo)未來(lái)設(shè)計(jì)。

華為給韜定律定了三個(gè)里程碑：

26年Q3麒麟芯片率先落地邏輯折疊技術(shù)；

2026年全年昇騰910B/950PR AI芯片全面采用韜定律；

2031年基于韜定律到達(dá)1.4nm等效性能。

也許不需要等到2031年去驗(yàn)證。

226年秋天，Mate 80系列發(fā)布會(huì)，是第一道考題。搭載邏輯折疊技術(shù)的麒麟芯片第一次跑分，和同期高通驍龍、聯(lián)發(fā)科天璣放在一起比。多核跑分能接近，τ縮微就立住了；能效比能打平，散熱問題就扛住了；AI子項(xiàng)不拉胯，靈衢總線的系統(tǒng)級(jí)優(yōu)化就實(shí)了。

三樣都站得住，韜定律就從”一家公司的技術(shù)路線”變成”全行業(yè)得認(rèn)真對(duì)待的新規(guī)則，沖擊的不是某個(gè)環(huán)節(jié)，而是整條產(chǎn)業(yè)鏈的價(jià)值分配邏輯。

對(duì)于中國(guó)將會(huì)是，成熟制程產(chǎn)能的盤活、供應(yīng)鏈自主的提升以及半導(dǎo)體話語(yǔ)權(quán)的逆轉(zhuǎn)。對(duì)于摩爾定律下走到天花板的海外產(chǎn)業(yè)鏈屆時(shí)也將面臨著路徑選擇的問題。

中文“韜”字的新敘事

《六韜》開篇第一句：

"文王問太公曰：天下熙熙，一盈一虛，一治一亂。其可常乎？"

天下沒有永遠(yuǎn)不變的規(guī)則。能做的，是在舊規(guī)則崩塌和新規(guī)則建立的縫隙里，找到自己的路。

華為選了一個(gè)"韜"字做路標(biāo)。

至于這條路走不走得通——秋天見。

文數(shù)據(jù)來(lái)源為何庭波在ISCAS 2026發(fā)表的演講《半導(dǎo)體新路徑探索與實(shí)踐》及中國(guó)科學(xué)院科技論文預(yù)發(fā)布平臺(tái)署名論文《多層電子系統(tǒng)的時(shí)間縮微理論》，行業(yè)分析參考公開報(bào)道。