北京
防走失，電梯直達安全島
來源：量子位
作者：夢晨
摩爾定律，有救了？
IBM推出全球首款0.7 納米芯片制程節點，指甲蓋大小的芯片上集成近1000億個晶體管，密度達到2納米芯片的兩倍。
此前臺積電最先進制程為2nm，已多年難以更進一步。
英偉達CEO黃仁勛曾多次宣稱摩爾定律已死，現在終于有了轉機。
0.7納米，即7埃米，人類制造的晶體管首次突破1納米門檻，逼近單個原子的尺度（0.1-0.5納米）。
與2納米制程相比，可以讓性能提升50%，或能效提升70%，二選一。
納米堆疊架構登場
實現這一突破的核心，是IBM的“納米堆疊”（NanoStack）架構，業界首個基于納米片的三維垂直堆疊晶體管設計。
要理解NanoStack，需要先回顧芯片架構這幾年走過的路。
在7納米和10納米時代，主流方案是FinFET鰭式晶體管，柵極從三面包裹通道來控制電流。到了5納米以下，FinFET的漏電問題日益嚴重，撐不住了。
IBM在2017年推出全環繞柵極（GAA）納米片技術，柵極從四面完全包裹住水平堆疊的納米片通道，靜電控制能力大幅增強。這成了其2納米芯片的技術基礎，也被臺積電、三星等主流廠商跟進采納。
2021年底，IBM又與三星聯合發布VTFET垂直傳輸場效應晶體管，把電流方向從水平改為垂直，仿真數據顯示，相比同尺寸FinFET方案性能翻倍或能耗降低85%。
這次的NanoStack是上述路線的進一步延伸。
它的做法是：
取兩片帶有納米片晶體管的晶圓，將其中一片倒扣在另一片上方，通過超薄介電鍵合粘合，形成垂直互聯的三維結構。每一層可以使用不同的材料組合，n型和p型晶體管各自獨立優化，互不干擾。
IBM已在實驗室中完成了驗證，CMOS集成、雙通道工程能力展示、以及功能完備且開關性能符合預期的CMOS反相器，確認該技術可被實際制造并支持真實計算。
在VLSI 2026大會上，IBM進一步展示了NanoStack在SRAM上的表現：面積縮減40%。SRAM是片上緩存的核心組成部分，長期以來微縮難度極大，這一進展對AI芯片所需的高帶寬數據通路尤為關鍵。
“沒人想為電費買單”
IBM研究院負責芯片研發的副總裁Huiming Bu表示：每個人都要更高的性能，但沒人想為電費買單。
這正是當前AI算力競賽面臨的現實，AI芯片的能耗已經從技術問題演變為基礎設施問題，部分數據中心項目因無法獲得足夠的電力供應而出現建設延期。
0.7納米技術提供的70%能效提升，直接對應了這一需求。
不過，IBM本身已不再制造和銷售芯片。它在紐約州奧爾巴尼的研發中心開發制造工藝技術，再授權給芯片廠商使用。
過去的被授權方包括三星和日本新成立的半導體公司Rapidus。Huiming Bu拒絕透露0.7納米技術的潛在客戶。
競爭方案上，比利時研究機構Imec正在推進另一種三維架構方案，通過逐層堆疊構建晶體管結構，已吸引多家芯片制造商的關注。
對于量產，IBM給出的時間表是：NanoStack技術最早在未來5年內實現量產。
IBM的半導體路線圖預測，借助NanoStack架構，芯片微縮至少還能延續十年。
參考鏈接：
[1]https://newsroom.ibm.com/2026-06-25-ibm-debuts-worlds-first-sub-1-nanometer-chip-technology
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
